MIPS Lingua di assemblaggio
Traduzione: Traduzione: Copia tutti i comandi Traduzione: Generare PDF < >
*La classica architettura RISC che alimenta reti e sistemi integrati in tutto il mondo *
MIPS (Microprocessor senza Interlocked Pipelined Stages) rappresenta una delle architetture di processori più influenti e durature nella storia del calcolo. Originariamente sviluppato da MIPS Computer Systems negli anni '80, questa architettura ridotta set di istruzioni computer (RISC) ha mantenuto la sua rilevanza attraverso decenni di evoluzione tecnologica, attualmente dominando attrezzature di rete con oltre il 90% della quota di mercato in router e switch, continuando a servire ruoli critici nei sistemi embedded, telecomunicazioni e formazione di architettura informatica.
Panoramica sull'architettura
MIPS incarna i principi fondamentali del design RISC con un set di istruzioni pulito e ortogonale che privilegia la semplicità e la prevedibilità delle prestazioni. L'architettura è caratterizzata da un design a celle di carico dove le operazioni aritmetiche funzionano esclusivamente sui registri, con istruzioni separate per l'accesso alla memoria. Questo approccio semplifica l'implementazione del processore, consentendo alte frequenze di clock e pipelining efficiente.
Principi di progettazione chiave
L'architettura MIPS dimostra diversi principi fondamentali di progettazione che hanno influenzato lo sviluppo del processore in tutto il settore. Il set di istruzioni mantiene una lunghezza d'istruzione fissa a 32 bit, semplificando la presa di istruzioni e decodificando la logica, consentendo un'efficace cache di istruzioni. Tutte le istruzioni vengono eseguite in un numero costante di cicli di clock, rendendo l'analisi delle prestazioni e l'ottimizzazione più prevedibili rispetto ai complessi sistemi di istruzioni (CISC).
L'architettura utilizza un grande file di registro con 32 registri generali, riducendo il traffico di memoria e consentendo una efficiente generazione di codici da compilatori. Le semplici modalità di indirizzamento e i formati di istruzioni regolari minimizzano la complessità dell'hardware, offrendo una sufficiente flessibilità per diversi compiti di programmazione. Il meccanismo di ramo ritardato, mentre inizialmente impegnativo per i programmatori, consente l'implementazione efficiente delle tubazioni eliminando gli slot di ritardo di ramo nell'hardware.
Contesto storico ed evoluzione
MIPS è emerso durante la rivoluzione RISC degli anni '80, in competizione con altre architetture pionieristiche come SPARC e ARM. L'architettura ha ottenuto una significativa trazione nelle stazioni di lavoro, nei server e nei sistemi incorporati nel corso degli anni '90 e 2000. Mentre i processori x86 hanno dominato il desktop computing e ARM hanno catturato i mercati mobili, MIPS ha trovato la sua nicchia nell'infrastruttura di rete e applicazioni integrate specializzate in cui le sue prestazioni prevedibili e l'implementazione efficiente si sono rivelate vantaggiose.
L'architettura si è evoluta attraverso diverse generazioni, dall'originale MIPS I al MIPS V, con le moderne specifiche MIPS32 e MIPS64 che forniscono caratteristiche contemporanee pur mantenendo la compatibilità all'indietro. Recenti sviluppi includono la specifica MIPS32/64 Release 6, che modernizza l'architettura con una migliore codifica delle istruzioni e funzionalità migliorate per le applicazioni attuali.
Registrazione
MIPS fornisce 32 registri generali, ciascuno 32 bit di larghezza in MIPS32 o 64 bit in implementazioni MIPS64. Il file di registro rappresenta uno dei punti di forza chiave dell'architettura, fornendo ampio spazio di archiviazione per l'ottimizzazione dei compilatori pur mantenendo una ragionevole complessità di implementazione.
Impostazione registro e convenzioni di denominazione
| | Register | Number | Name | Description | Preserved | | | --- | --- | --- | --- | --- | | | $zero | $0 | zero | Hard-wired zero | N/A | | | | $at | $1 | at | Assembler temporary | No | | | | $v0-$v1 | $2-$3 | v0-v1 | Function return values | No | | | | $a0-$a3 | $4-$7 | a0-a3 | Function arguments | No | | | | $t0-$t7 | $8-$15 | t0-t7 | Temporary registers | No | | | | $s0-$s7 | $16-$23 | s0-s7 | Saved registers | Yes | | | | $t8-$t9 | $24-$25 | t8-t9 | More temporary registers | No | | | | $k0-$k1 | $26-$27 | k0-k1 | Kernel registers | N/A | | | | $gp | $28 | gp | Global pointer | N/A | | | | $sp | $29 | sp | Stack pointer | Yes | | | | $fp | $30 | fp | Frame pointer | Yes | | | | $ra | $31 | ra | Return address | No | |
Convenzioni di utilizzo del registro
La convenzione di chiamata MIPS stabilisce ruoli specifici per i registri per garantire la compatibilità tra diversi compilatori e componenti software. Argument registra $a0-$a3 passare i primi quattro parametri funzione, con ulteriori argomenti passati sullo stack. I valori di ritorno utilizzano $v0 per i valori singoli e $v0-$v1 per i ritorni a 64 bit sui sistemi MIPS32.
I registri temporanei $t0-$t9 forniscono spazio graffio per i calcoli e non devono essere conservati attraverso le chiamate di funzione, rendendoli ideali per calcoli intermedi e archiviazione temporanea. I registri salvati $s0-$s7 devono essere conservati da funzioni chiamate, rendendoli adatti per variabili che abbracciano più chiamate di funzione o iterations loop.
Il puntatore di stack $sp deve sempre puntare alla memoria di stack valida ed è tipicamente regolato da funzioni chiamate per assegnare lo storage locale. Il frame pointer $fp mantiene facoltativamente un punto di riferimento fisso all'interno del frame stack corrente, semplificando l'accesso a variabili e parametri locali in funzioni complesse. Il registro dell'indirizzo di ritorno $ra detiene l'indirizzo di ritorno per le chiamate di funzione, impostato automaticamente dalle istruzioni di salto e collegamento.
Registrazioni per scopi speciali
Oltre al file di registro generale, i processori MIPS includono diversi registri speciali per il controllo del sistema e il monitoraggio dello stato. Il contatore del programma (PC) traccia l'indirizzo di istruzioni corrente ma non è direttamente accessibile tramite istruzioni normali. I registri HI e LO memorizzano i risultati delle operazioni di moltiplicazione e divisione, accessibili tramite istruzioni speciali di movimento.
Coprocessore 0 (CP0) i registri forniscono funzionalità di controllo del sistema, tra cui gestione delle eccezioni, gestione della memoria e configurazione del processore. Questi registri consentono l'implementazione del sistema operativo e la programmazione a livello di sistema, ma richiedono un accesso privilegiato nella maggior parte delle implementazioni.
Set di istruzioni
Il set di istruzioni MIPS fornisce una base completa per il calcolo generale, mantenendo la semplicità e la regolarità che caratterizzano le architetture RISC. Il set di istruzioni di base comprende operazioni aritmetiche, logiche, di accesso alla memoria e di controllo sufficienti per implementare sistemi software complessi.
Formati di istruzione
MIPS utilizza tre formati di istruzioni di base che codificano diversi tipi di operazioni, mantenendo posizioni di campo coerenti per elementi comuni come specifier di registro e opcode.
Istruzioni R-Tipo (Register)
Traduzione:
Le istruzioni di tipo R eseguono operazioni tra i registri, con due registri sorgente (rs, rt) e un registro di destinazione (rd). Il campo shamt specifica gli importi di spostamento per le operazioni di turno, mentre il campo funct fornisce spazio opcode aggiuntivo per diverse operazioni all'interno dello stesso opcode primario.
Traduzione:
Istruzioni I-Tipo (Immediate)
Traduzione:
Le istruzioni di tipo I funzionano su un registro e un valore immediato a 16 bit. Questo formato copre le operazioni aritmetiche immediate, di carico e di deposito, e rami condizionali. Il campo immediato è esteso a 32 bit per operazioni aritmetiche.
Traduzione:
Istruzioni J-Type (Jump)
Traduzione:
Le istruzioni di tipo J eseguono salti incondizionabili con un campo di indirizzi a 26 bit. L'indirizzo di destinazione è formato combinando il campo di indirizzo con i bit superiori del contatore del programma, consentendo salti all'interno di una regione di 256MB.
Traduzione:
Istruzioni aritmetiche e logiche
MIPS fornisce un insieme completo di istruzioni aritmetiche e logiche sia per le operazioni di registro-registrazione e registro-immediato. Queste istruzioni formano la base computazionale per operazioni matematiche, manipolazione dei bit e calcoli degli indirizzi.
Operazioni aritmetiche di base
Traduzione:
Operazioni logiche
Traduzione:
Operazioni di confronto
Traduzione:
Istruzioni di accesso alla memoria
MIPS utilizza un'architettura di carico-store dove le operazioni aritmetiche funzionano esclusivamente sui registri, con istruzioni separate per il trasferimento dei dati tra registri e memoria. Questo progetto semplifica l'implementazione del processore, consentendo un'ottimizzazione efficiente del cache e della memoria.
Istruzioni per il carico
Istruzioni di carico trasferire i dati dalla memoria ai registri, con supporto per diverse dimensioni dei dati e opzioni di estensione dei segni. L'indirizzo effettivo è calcolato aggiungendo un offset firmato a 16 bit a un valore del registro di base.
Traduzione:
Istruzioni del negozio
Le istruzioni di memorizzazione trasferiscono i dati dai registri alla memoria, supportando le stesse dimensioni dei dati delle istruzioni di carico. Il valore memorizzato viene prelevato dal registro sorgente, con un'adeguata mascheratura per dimensioni di dati più piccole.
Traduzione:
Modalità di indirizzo
MIPS supporta diverse modalità di indirizzamento attraverso combinazioni di istruzioni e modelli di utilizzo registro. L'indirizzo di base utilizza un registro più offset per accedere alle strutture di dati e alle variabili di stack. L'indirizzo indicizzato combina due registri per l'accesso a array, tipicamente implementati utilizzando l'aggiunta seguita da operazioni di carico/store.
Traduzione:
Istruzioni di flusso di controllo
Istruzioni di flusso di controllo gestire l'esecuzione del programma implementando rami condizionali e incondizionabili, chiamate di funzione e ritorni. MIPS fornisce un ricco insieme di istruzioni di ramo che confrontano i registri e il controllo di trasferimento in base ai risultati.
Istruzioni del ramo condizionale
Istruzioni di salto incondizionate
Traduzione:
Fessure di distacco del ramo
MIPS implementa rami ritardati dove l'istruzione immediatamente dopo un ramo o un salto esegue indipendentemente dal fatto che il ramo sia preso. Questo progetto semplifica l'implementazione delle tubazioni ma richiede un'attenta programmazione delle istruzioni.
Traduzione:
Istruzione
Il linguaggio di assemblaggio MIPS comprende numerose pseudoinstructions che si espandono ad una o più istruzioni reali, fornendo comodi nemonici per operazioni comuni e semplificando la programmazione di montaggio.
Movimento dei dati
Traduzione:
Istruzione aritmetica
Traduzione:
Pseudoinstructions
Traduzione:
Esempi di programmazione
Programma Hello World
Traduzione:
Funzione di fattore
Traduzione:
Funzione di sutura di Array
Traduzione:
Funzione di lunghezza di stringa
Traduzione:
Estensioni MIPS32 e MIPS64
MIPS64 Architettura
MIPS64 estende l'architettura di base per supportare le operazioni a 64 bit mantenendo la compatibilità con il codice a 32 bit. Il file di registro si espande a 64 bit per registro e le istruzioni aggiuntive gestiscono operazioni aritmetiche e di memoria a 64 bit.
Traduzione:
Operazioni a punto di galleggiamento
I processori MIPS includono tipicamente un coprocessore a punto variabile (FPU) che fornisce aritmetica a punto galleggiante conforme a IEEE 754. La FPU ha il proprio file di registro e set di istruzioni.
Traduzione:
Programmazione del sistema
Eccezione Handling
MIPS fornisce un meccanismo completo di gestione delle eccezioni per l'attuazione dei sistemi operativi e la gestione degli errori di runtime. Eccezioni di controllo del trasferimento agli indirizzi predefiniti del manubrio con un minimo overhead hardware.
Traduzione:
Gestione della memoria
Traduzione:
Tecniche di programmazione di montaggio
Convenzione chiamata funzione
MIPS segue una convenzione di chiamata standard che garantisce la compatibilità tra diversi compilatori e librerie. Comprendere questa convenzione è essenziale per la scrittura di funzioni di assemblaggio che si interfacciano con codice di lingua di alto livello.
Traduzione:
Operazioni di memoria ottimizzate
Traduzione:
Manipolazione della struttura dei dati
Traduzione:
Ottimizzazione delle prestazioni
Ottimizzazione della tubazione
I processori MIPS utilizzano pipeline di istruzioni per ottenere prestazioni elevate, ma i pericoli delle tubazioni possono ridurre l'efficienza. La comprensione di questi pericoli consente una migliore generazione di codice e ottimizzazione.
Traduzione:
Ottimizzazione del ramo
Traduzione:
Strumenti di debug e sviluppo
GDB Integrazione
I programmi di assemblaggio MIPS possono essere debugged utilizzando GDB con supporto MIPS, fornendo potenti funzionalità di debug per lo sviluppo e il test.
Traduzione:
Simulazione ed emulazione
I programmi MIPS possono essere testati utilizzando vari simulatori ed emulatori, consentendo lo sviluppo senza hardware fisico.
Traduzione:
Migliori Pratiche e Modelli Comuni
Gestione degli errori
Traduzione: